Intel presenta una nueva arquitectura para 2019: Sunny Ensenada

Está bien, no hace tanto sol, pero es una buena foto de una calaDe acuerdo, no todo es tan soleado, pero es una buena foto de una cala. Williamson

En 2019, Intel lanzará chips Core y Xeon construidos alrededor de un nueva arquitectura: los chips agregarán un montón de nuevas instrucciones para acelerar ciertas cargas de trabajo populares como la criptografía y compresión, con la compañía demostrando una mejora del 75 por ciento en rendimiento de compresión en relación con las piezas de la generación anterior.

Desde 2015, los procesadores principales de Intel bajo Core y Las marcas Xeon se han basado en la arquitectura Skylake. La intención original de Intel era lanzar Skylake en sus 14nm proceso de fabricación y luego seguir con Cannon Lake en Su proceso de 10nm. Cannon Lake agregaría un puñado de nuevas características (incluye más instrucciones AVX, por ejemplo) pero de lo contrario se en términos generales lo mismo que Skylake.

Sin embargo, los retrasos en la obtención de su proceso de fabricación de 10 nm el funcionamiento efectivo obligó a Intel a quedarse con 14 nm por más tiempo anticipado En consecuencia, la compañía siguió a Skylake (con su máximo de cuatro núcleos en sistemas de consumo) con Kaby Lake (con velocidades de reloj más altas y una aceleración de hardware mucho mayor de códecs de video modernos), Coffee Lake (hasta ocho núcleos) y Whiskey Lake (chipset integrado mejorado). El núcleo de Skylake la arquitectura no cambió a través de estas variaciones, lo que significa que mientras que sus velocidades de reloj difieren, el número de instrucciones por El ciclo (IPC) es esencialmente idéntico.

Mirando el lado soleado de 10nm

Intel dice que Sunny Cove, por el contrario, es un mejorado microarquitectura que se construirá en el proceso de 10nm de la compañía. Mientras todavía derivado de Skylake, se ha mejorado para ejecutar más instrucciones en paralelo y con menor latencia, y ciertas tampones y cachés también se han ampliado. El caché de datos de nivel 1 es 50 por ciento más grande que en Skylake, al igual que el caché para decodificar micro-operaciones y el caché de nivel 2 (con el tamaño exacto dependiendo de posicionamiento en el mercado). Donde Skylake tiene dos estaciones de reserva envío de instrucciones a través de ocho puertos con un máximo de cuatro instrucciones enviadas por ciclo, Sunny Cove tiene cuatro reservas estaciones, diez puertos y hasta cinco instrucciones por ciclo. los Las unidades de ejecución también se han reorganizado ligeramente, con Sunny Cove tiene dos unidades adicionales capaces de manejar instrucciones LEA (a instrucción x86 muy versátil que puede realizar varias operaciones aritméticas operaciones, así como calcular direcciones de memoria) y otra para vectores aleatorios. Esto debería dar la maquinaria fuera de servicio más opciones sobre cómo puede programar instrucciones y, por lo tanto, extraer mayor paralelismo.

Donde Skylake puede realizar dos cargas y una tienda por ciclo, Sunny Cove eleva esto a dos cargas y dos tiendas. El búfer de reordenamiento es más grande, lo que permite más instrucciones fuera de servicio en vuelo, y Los búferes de carga y almacenamiento también son más grandes, lo que permite más en vuelo operaciones de memoria

Al igual que el extraño procesador Cannon Lake que está construido en 10nm y envío en cantidades limitadas, Sunny Cove incluye soporte para Instrucciones AVX-512. AVX-512 abarca muchas extensiones diferentes y capacidades; algunos son aritméticos vectoriales de uso general, otros están especializados para cargas de trabajo como redes neuronales. Adicionalmente Para estos, Sunny Cove incluirá nuevas instrucciones para acelerar cargas de trabajo de cifrado y compresión de datos: son estos nuevos instrucciones responsables del rendimiento del 75 por ciento mejora.

Petabytes de RAM

Sunny Cove también hace el primer cambio importante a x64 virtual soporte de memoria desde que AMD introdujo su extensión x86-64 de 64 bits para x86 en 2003. Aunque las direcciones de memoria virtual utilizadas en estos los sistemas toman 64 bits para almacenar, solo contienen 48 útiles bits de información Se utilizan los bits 0 a 47, con los 16 primeros bits, 48 ​​a 63, todas las copias del bit 47. Esto limita virtual espacio de direcciones a 256 TB. Estas direcciones virtuales se asignan a direcciones físicas usando una estructura de tabla de página con cuatro niveles, con direcciones de memoria física también limitadas a 48 bits. Esto significa que estos sistemas pueden soportar un máximo de 256 TB de física memoria.

Tanto Intel como AMD han compartido estos límites desde 2003. No más tiempo: Sunny Cove extiende las direcciones virtuales a 57 bits significativos (con los 7 bits superiores nuevamente, todos ceros o todos unos, copiando bit 56), con direcciones de memoria física de hasta 52 bits. Manejar Esto requiere un quinto nivel en la tabla de páginas. Los nuevos limites habilite 128 PB de espacio de direcciones virtuales y 4 PB de espacio físico memoria.

Las diversas iteraciones de Skylake nos han dado un reloj mejorado velocidades y recuentos de núcleos cada vez mayores. Lo que no han hecho sin embargo, es mejorar el IPC del código de subproceso único. Por el primero tiempo desde 2015, eso es lo que hará Sunny Cove, haciendo que cada carga de trabajo más rápido, no solo aquellos que pueden extenderse a un tamaño cada vez mayor Número de hilos.

Intel promete CPUs Sunny Cove de marca Core en el segundo mitad de 2019. En 2020, le seguirá Willow Cove, un Sunny Cove con un caché rediseñado, nuevas características de seguridad y nuevos Optimización de transistores. En 2021, la compañía lanzará Golden Cove, nuevamente con más características de seguridad pero también prometedoras mejoras rendimiento de subproceso único, mejor rendimiento de aprendizaje automático, y mejores redes y rendimiento 5G.

Sunny Cove también viene a Xeon. La hoja de ruta aquí es más vago: Intel no ofrece ninguna fecha, pero verá Cascade Lake en la primera parte de 2019, trayendo consigo un nuevo AVX-512 instrucciones para redes neuronales y hasta 48 núcleos. Esta voluntad ser seguido por Cooper Lake, que incluirá soporte para bfloat16 datos: un formato de coma flotante de precisión reducida que se utiliza en Redes neuronales. A esto le seguirá Sunny Cove en su Xeon disfraz: Ice Lake. Un procesador de “próxima generación” seguirá desde allí.

Like this post? Please share to your friends:
Leave a Reply

;-) :| :x :twisted: :smile: :shock: :sad: :roll: :razz: :oops: :o :mrgreen: :lol: :idea: :grin: :evil: :cry: :cool: :arrow: :???: :?: :!: